其實、在Verilog 當中，我們並不需要自行設計加法器，因為Verilog 提供了高階的「+, -, *, /」等基本運算，可以讓我們直接使用，更方便的是，只要搭配case 語句，我們 ... ... <看更多>

小弟最近給子電路寫output時有個小問題以下是我的程式碼output wire [9:0] oDATA reg chg; wire js=chg; ... <看更多>

[請益] verilog if裡的敘述沒有全部執行 · [ Electronics ]48 留言, 推噓總分: +15. 作者: e1090128 - 發表於2017/11/20 06:28(3年前). [請益] verilog條件運算子問題 ... ... <看更多>

... <看更多>